日本一区二区无卡高清视频_gogo欧美裸体艺术大胆_又爽又黄无遮挡高潮视频网站_热99re久久精品天堂

崗位職責(zé)： 1. 負(fù)責(zé)維護(hù)現(xiàn)有的驗(yàn)證環(huán)境，負(fù)責(zé)開(kāi)發(fā)重用性的驗(yàn)證策略，測(cè)試計(jì)劃，測(cè)試樣例的開(kāi)發(fā)； 2. 負(fù)責(zé)搭建soc芯片驗(yàn)證環(huán)境，負(fù)責(zé)SOC和IP驗(yàn)證； 3. 負(fù)責(zé)開(kāi)發(fā)應(yīng)用樣例，確保soc芯片功能和性能的正確率； 4. 負(fù)責(zé)覆蓋率驗(yàn)證分析； 5. 負(fù)責(zé)撰寫(xiě)芯片測(cè)試計(jì)劃，包括前仿和后仿； 6. 負(fù)責(zé)設(shè)計(jì)測(cè)試方案，協(xié)助對(duì)芯片樣片進(jìn)行測(cè)試評(píng)估，確保達(dá)到電路設(shè)計(jì)要求。 任職資格： 1. 電子工程、計(jì)算機(jī)科學(xué)、微電子學(xué)等相關(guān)專(zhuān)業(yè)本科及其以上學(xué)歷，熟練閱讀英文資料能力，3年以上驗(yàn)證工作經(jīng)驗(yàn)； 2. 熟悉規(guī)格定義到量產(chǎn)完整的SoC芯片的開(kāi)發(fā)流程及相關(guān)EDA工具； 3. 熟悉NC-Verilog System Verilog 等開(kāi)發(fā)測(cè)試testbench 和 case 經(jīng)驗(yàn)； 4. 熟悉測(cè)試覆蓋率、門(mén)級(jí)后仿、 測(cè)試pattern 生成和調(diào)式經(jīng)驗(yàn)； 5. 具備一種或幾種腳本語(yǔ)言（TCL/Perl）開(kāi)發(fā)能力，自動(dòng)生成測(cè)試code； 6. 具備SOC/MCU、AMBA總線、UART/SPI/I2C等通用低速接口工作經(jīng)驗(yàn)為佳； 7. 了解后端 FPGA flow、具有嵌入式軟件調(diào)試為佳。 8. 良好的敬業(yè)、團(tuán)隊(duì)合作精神以及溝通能力，做事踏實(shí)、認(rèn)真、勤懇。